학과수업중에 디지털논리 설계라는 과목이 있다. 그리고 그과목의 목표는 회로를 실질적으로 자신이 원하는 의도대로 설계하고 그것을 실제적으로 만들어보는것에 목적이 있다. 하지만 아직 2학년 1학기라서 실제적은 설계를 실험시간도 부족하고 해서 할수 없고 1학기 동안 이론수업위주이다.

 어느날 교수가 텀프로젝트를 하자고 해서 우리는 알수없는 것에 대한 정보를 찾기위해서 엄청나게 사이트를 돌아다녀보았지만 실질적인 회로의 구성이나 그런것은 뭐든지 돌아다닌다는 인터넷에도 숨겨져있거나 외국사이트에서 찾을수 밖에 없었다. 그러던중 여러가지 칩셋을 구해서 조합회로 회로도를 완성하고 멀티심이란 소프트웨어를 이용해서 설계를 끝마치고 이제는 완성하는 일만 남았다. 하지만 교수님이 하시는 말씀이 이과목의 목표는 실제적인 제작물을 완성하는데 있는것이 아니라.  HDL설계를 통해서 논리 회로를 HDL언어로 표현하고 시물레이션 하는데 있다고 하였다. 그래서 어쩔수 없이 HDL랭기지를 배우면서 짜려고 하는데 처음에는 마땅한 에디터가 없어서 그거 구하는데 시간을 낭비하고… 얼마후 간단한 문법을 가지는 예제를 코딩하였지만 이상하게 프로그램에서 작동이 안되는것이다.

  몇시간동안 했는데 결과를 못보고 끝낼수는 없다는생각에 도움말 파일을 자세희 읽어보니 구문오류라는 말만 나오고 코딩된 내용도 약간이상한 느낌이 들었다 자세히 보니  VHDL 이었다. 에구 결국 VHDL파일이 아닌 파일을 잘못 인식하여 계속 구문오류만 뛰우는 것이었다. 확장자를 .V로 바꾸니 바로 결과가 나왔다..  30분동안 헛수고만 한것이다.

  HDL배우는 사람있으면 꼭 기억하기 바란다 .V는 HDL언어 소스파일이며 .VHD는 VHDL언어로 짠 파일입니다.

Tagged on:         

답글 남기기

이메일은 공개되지 않습니다.

Comment moderation is enabled. Your comment may take some time to appear.